航天民芯隔離驅(qū)動(dòng)芯片MT9820 可通過(guò)單條雙絞線連接在兩個(gè)隔離器件之間提供雙向SPI 通信。每個(gè)MT9820將邏輯狀態(tài)編碼為信號(hào)，并跨越一個(gè)隔離勢(shì)壘將信號(hào)傳送至另一個(gè)MT9820。接收MT9820對(duì)傳輸信號(hào)進(jìn)行譯碼并把從總線驅(qū)動(dòng)至適當(dāng)?shù)倪壿嫚顟B(tài)。隔離勢(shì)壘可利用一個(gè)簡(jiǎn)單的脈沖變壓器進(jìn)行橋接，以實(shí)現(xiàn)幾百伏的隔離度。

　　MT9820 采用匹配的供電和吸收電流來(lái)驅(qū)動(dòng)差分信號(hào)，從而免除了增設(shè)變壓器中心抽頭的需要并降低了EMI。接收器中的高精度窗口比較器負(fù)責(zé)檢測(cè)差分信號(hào)。驅(qū)動(dòng)電流和比較器門限由一個(gè)簡(jiǎn)單的外部電阻分壓器設(shè)定，因而使得系統(tǒng)能夠針對(duì)所需的電纜長(zhǎng)度和期望的信噪比性能實(shí)施相應(yīng)的優(yōu)化。

主要特征

典型應(yīng)用

產(chǎn)品描述

與國(guó)外同類產(chǎn)品對(duì)比

端口定義如下：

　　引腳功能：

　　EN(引腳1)：器件使能輸入。如果該引腳為高電平，則其將強(qiáng)制MT9820 保持使能狀態(tài)，從而屏蔽內(nèi)部待機(jī)模式功能。假如該引腳為低電平，則MT9820 將在CS引腳持續(xù)5.7ms 的高電平(當(dāng)MSTR 引腳為高電平時(shí))之后或IP/IM 引腳上無(wú)信號(hào)的持續(xù)時(shí)間達(dá)5.7ms(當(dāng)MSTR引腳為低電平時(shí))之后進(jìn)入待機(jī)模式。在CS下降(MSTR 為高電平)之后或在IP/IM 引腳上檢測(cè)到一個(gè)喚醒信號(hào)(MSTR 為低電平)后，MT9820 將在不到8μs 的時(shí)間之內(nèi)被喚醒。

　　MOSI(引腳2)：主控器輸出/受控器輸入數(shù)據(jù)。如果連接在某個(gè)SPI 接口的主控器側(cè)(MSTR 引腳為高電平)，則該引腳將從主SPI 控制器接收數(shù)據(jù)信號(hào)輸出。倘若連接在該接口的受控器側(cè)(MSTR 引腳為低電平)，則該引腳把數(shù)據(jù)信號(hào)輸入驅(qū)動(dòng)至從SPI 器件。輸出(作為輸出端)為漏極開(kāi)路，因此需要連接一個(gè)外部上拉電阻器至VDDS。

　　MISO(引腳3)：SPI 主控器輸入/受控器輸出數(shù)據(jù)。如果連接在某個(gè)SPI 接口的主控器側(cè)(MSTR 引腳為高電平)，則該引腳把數(shù)據(jù)信號(hào)輸入驅(qū)動(dòng)至主SPI 控制器。倘若連接在該接口的受控器側(cè)(MSTR 引腳為低電平)，則該引腳將從從SPI 器件接收數(shù)據(jù)信號(hào)輸出。輸出(作為輸出端)為漏極開(kāi)路，因此需要連接一個(gè)外部上拉電阻器至VDDS。

　　SCK(引腳4)：SPI 時(shí)鐘輸入/輸出。如果連接在接口的主控器側(cè)(MSTR 引腳為高電平)，則該引腳將從主SPI 控制器接收時(shí)鐘信號(hào)。不得把該輸入拉至高于VDDS。假如連接在接口的受控器側(cè)(MSTR 引腳為低電平)，則該引腳將輸出時(shí)鐘信號(hào)至從器件。輸出驅(qū)動(dòng)器為推挽式;無(wú)需外部上拉電阻器。

　　CS (引腳5)：SPI 芯片選擇輸入/輸出。如果連接在接口的主控器側(cè)(MSTR 引腳為高電平)，則該引腳將從主SPI 控制器接收芯片選擇信號(hào)。不得把該輸入拉至高VDDS。假如連接在接口的受控器側(cè)(MSTR 引腳為低電平)，則該引腳將輸出芯片選擇信號(hào)至從器件。

　　輸出驅(qū)動(dòng)器為推挽式;無(wú)需外部上拉電阻器。

　　VDDS(引腳6)：SPI 輸入/輸出電源輸入。用于SCK 和CS 引腳的輸出驅(qū)動(dòng)器采用VDDS 輸入作為其正電源。SCK、CS 、MOSI、MISO、EN 的輸入門限電壓由VDDS 決定。該引腳可連接至VDD 或者一個(gè)高于或低于VDD 的電源以對(duì)SPI I/O 進(jìn)行電平移位。假如該引腳與VDD 分離，則應(yīng)直接在VDDS 和GND 之間連接一個(gè)至少為0.01μF 的旁路電容器。

　　POL(引腳7)：SPI 時(shí)鐘極性輸入。連接至VDD 或GND。

　　PHA(引腳8)：SPI 時(shí)鐘相位輸入。連接至VDD 或GND。

　　VDD(引腳9)：器件電源輸入。直接在VDD 和GND 之間連接一個(gè)至少為0.01μF 的旁路電容器。

　　IM(引腳10)：隔離式接口負(fù)(–)輸入/輸出。

　　IP(引腳11)：隔離式接口正(+)輸入/輸出。

　　MSTR(引腳12)：串行接口主/從選擇器輸入。如果器件位于隔離式接口的主控器側(cè)，則把該引腳連接至VDD。假如器件位于隔離式接口的受控器側(cè)，則把此引腳連接至GND。

　　SLOW(引腳13)：慢速接口選擇輸入。當(dāng)時(shí)鐘頻率等于或低于200kHz 時(shí)，抑或從器件不能滿足定時(shí)要求時(shí)，應(yīng)把該引腳連接至VDD。當(dāng)時(shí)鐘頻率高于200kHz時(shí)，則應(yīng)將該引腳連接至GND。

　　GND(引腳14)：器件地。

　　ICMP(引腳15)：隔離式接口比較器電壓門限設(shè)定。把該引腳連接至位于IBIAS和GND之間的電阻分壓器可設(shè)定接口接收器比較器的電壓門限。比較器門限被設(shè)定為ICMP 引腳電壓的1/2。

　　IBIAS(引腳16)：隔離式接口電流偏置。通過(guò)一個(gè)電阻分壓器把IBIAS 連接至GND 可設(shè)定接口輸出電流水平。當(dāng)器件被使能時(shí)，該引腳的電壓大約為2V。當(dāng)發(fā)送脈沖時(shí)，每個(gè)IP 和IM 引腳上的吸收電流都被設(shè)定為從引腳IBIAS 提供至GND 之電流的20 倍。把IBIAS引腳上的電容限制在50pF 以下，旨在保持負(fù)責(zé)調(diào)節(jié)IBIAS 電壓的反饋電路的穩(wěn)定性。

　　封裝形式